“这不仅仅是一个渐进的步骤，”IBM 研究院院长杰伊·甘贝塔 (Jay Gambetta) 在周二的新闻发布会上表示。 “这是一次有意义的飞跃。” Gambetta 预计，十年内，采用纳米堆叠技术的芯片将广泛应用于数据中心，其效率的提高可以帮助这些设施更好地管理能源消耗。
“毫无疑问，这是一种变革，”技术分析公司 TechInsights 的副主席丹·哈奇森 (Dan Hutcheson) 说道。 “这为路线图又加了 10、15 年的时间。”
该公司报告称，与 IBM 之前最先进的架构相比，采用这种新方法构建的芯片可以在相同的时间内完成多达 50% 的工作，并且能效提高多达 70%。
该架构提供了一种布置晶体管的通用方法，IBM 将与半导体制造商合作制造实际的芯片。它预计芯片设计人员将在许多不同类型的芯片中部署该设计，包括 GPU 和 CPU。 IBM全球半导体研发副总裁卜惠明在宣布新设计的新闻发布会上表示：“我希望与设计师就如何使用这项技术进行多次对话。”
一层蛋糕
工程师们像蛋糕一样一层一层地制作出IBM的新芯片。他们首先在一层硅上制造晶体管。然后他们在这些器件上放置一层硅层，并直接在其上制造另一层晶体管。最后，它们在两层晶体管之间建立电气连接。这种结合了两种类型晶体管的垂直堆叠被称为互补场效应晶体管（CFET），伊利诺伊大学厄巴纳-香槟分校材料科学与工程教授曹庆解释道，他没有参与这项工作。
该公司并不是唯一一家采用这种总体方法的公司。最大的芯片制造商——英特尔、三星和台积电——以及比利时的竞争研究实验室 Imec 一直在研究 CFET。 IBM 表示，其设计的独特之处在于第二层中的晶体管并不直接位于第一层晶体管的顶部；而是位于第一层晶体管的顶部。相反，它们是交错排列的，该公司表示，除了其他优点之外，这还简化了布线。
曹说，IBM Nanostack 架构中的 CFET 与另一种制造两层芯片的常见方法形成鲜明对比，例如 AMD 的 3D V-Cache 和华为即将推出的 LogicFolding 技术。在这些方法中，工程师在将两层粘合在一起之前独立地在芯片的每一层上制造晶体管。曹说，IBM 的新方法可以实现更精确的层对齐，这对于性能非常重要，因为晶体管非常小。
#IBM #推出芯片技术可帮助摩尔定律再延长十年